สมาคมสมองกลฝังตัวไทย (TESA) ร่วมกับ ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย และ Design Gateway Co., Ltd. ขอเชิญนักศึกษา วิศวกร และนักพัฒนาซอฟต์แวร์ที่สนใจการออกแบบฮาร์ดแวร์ เข้าร่วมอบรม HLS Introduction Training หลักสูตรพื้นฐานที่จะพาผู้เรียนก้าวจากการเขียนโปรแกรม C/C++ สู่การพัฒนา Hardware บน FPGA ด้วยเทคโนโลยี High-Level Synthesis (HLS)
ผู้เข้าอบรมจะได้เรียนรู้แนวคิดพื้นฐานของ HLS ตั้งแต่การแปลงอัลกอริทึมจากภาษา C/C++ ให้เป็นวงจรฮาร์ดแวร์ การเชื่อมโยงระหว่าง Software Algorithm และ Hardware Architecture พร้อมฝึกปฏิบัติจริงผ่าน Workshop โดยใช้เครื่องมือ AMD Vitis HLS และบอร์ด ALINX AX7010 FPGA
สิ่งที่ผู้เข้าอบรมจะได้เรียนรู้
พื้นฐานการออกแบบฮาร์ดแวร์ด้วย High-Level Synthesis (HLS)
การแปลง C/C++ Code ให้เป็นวงจร Hardware บน FPGA
ความสัมพันธ์ระหว่าง Software Algorithm และ Hardware Architecture
การพัฒนา Hardware ผ่าน Workshop จากกรณีศึกษาจริง
การใช้งาน AMD Vitis HLS สำหรับการพัฒนา FPGA
วิทยากร
ทีมวิศวกรผู้เชี่ยวชาญจาก Design Gateway ผู้มีประสบการณ์ด้าน
FPGA Design
Hardware Acceleration
IP Core Development สำหรับงานอุตสาหกรรม
ผู้ที่เหมาะสำหรับหลักสูตร
นักศึกษาและผู้เริ่มต้นที่สนใจการออกแบบ Hardware บน FPGA ด้วย HLS
FPGA Engineer ที่ต้องการต่อยอดการพัฒนาฮาร์ดแวร์จากภาษา C/C++
Software Developer ที่มีพื้นฐาน C/C++ และต้องการก้าวสู่การออกแบบ Hardware บน FPGA
รายละเอียดการอบรม
วันที่: วันเสาร์ที่ 29 สิงหาคม 2569
เวลา: 09.00 – 17.00 น.
สถานที่: ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย (ห้อง Spark I–III @ Gewertz Square)
ค่าลงทะเบียน: ไม่มีค่าใช้จ่าย
จำนวนที่นั่ง: จำกัด
ปิดรับสมัคร: วันศุกร์ที่ 14 สิงหาคม 2569
ผู้สนใจสามารถสแกน QR Code บนโปสเตอร์เพื่อสมัครเข้าร่วมอบรม
TESA มุ่งมั่นสนับสนุนการพัฒนาบุคลากรด้าน FPGA, Digital IC Design และ Semiconductor เพื่อเตรียมความพร้อมให้กับนักศึกษา วิศวกร และนักพัฒนาไทยในการก้าวสู่การออกแบบฮาร์ดแวร์ยุคใหม่ และรองรับการเติบโตของอุตสาหกรรมเซมิคอนดักเตอร์และระบบสมองกลฝังตัวของประเทศ
